Digitaltechnik und Entwurfsverfahren, SS16, Vorlesung Karlsruher Institut für Technologie (KIT)

23 |
0:00:00 Starten
0:00:04 BCD-Addierer
0:11:40 Subtraktion
0:18:13 Multiplikation und Division
0:41:55 Division
0:46:39 Register-Transfer-Ebene
0:55:38 Logische Bausteine der RT-Ebene
0:57:30 Arithmetisch-logische Einheit (ALU)
1:06:09 Zusammenfassung von TI

22 |
0:00:00 Starten
0:00:45 Verbale Aufgabenstellung
0:01:36 Technische Randbedingungen
0:02:23 Formalisierung der Aufgabe
0:05:35 Automatengraph
0:06:42 Automatentabelle
0:07:27 Zustandskodierung
0:08:16 Kodierte Ablauftabelle
0:11:55 Ansteuerfunktionen der Flipflops
0:14:03 Ausgabefunktion
0:15:41 Kapitel 4.5 Spezielle Schaltwerkbausteine
0:17:14 4-Bit-Register aus D-Flipflops mit Freigabesignal
0:19:35 Kapitel 4.5.2 Schieberegister
0:24:02 Kapitel 4.5.3 Zähler
0:27:03 Synchroner 3-stelliger Dualzähler
0:30:32 Herleitung
0:36:26 Asynchrone Zähler (Ripple Counter)
0:39:45 Nachteile asynchrone Zähler
0:41:03 Kapitel 4.5.4 Programmierbare Bausteine
0:41:48 NAND-Gatter im Gate-Array-Entwurfsstil
0:44:02 Aufbau eines MPGA (ASIC)
0:46:35 FPGAs
0:50:08 Kapitel 5 Rechnerarithmetik
0:51:27 Addition
0:53:21 Kapitel 5.1.1 Voll- und Halbaddierer
1:00:34 Schaltnetz und Schaltsymbol
1:02:35 Serielle Addition (Papier- und Bleistift-Methode)
1:05:01 Addieren zweier Dualzahlen mit mehreren Stellen
1:06:20 Kapitel 5.1.3 Carry-Lookahead-Addierer
1:07:08 Berechnung der Überträge aus den Eingangsvariablen
1:09:46 Carry-lookahead-Addierer
1:11:43 Anmerkungen

21 |
0:00:00 Starten
0:00:04 6. Übung: Schaltwerke
0:01:22 Entwurf von Schaltwerken
0:02:59 Beispiel: Datenpfad für die MIPS-Architektur
0:04:29 Zustandsautomat (DLX Pipeline)
0:04:59 Entwurf von Schaltwerken
0:07:00 Kodierte Ablauftabelle
0:11:34 Flipflop-Ansteuertabellen
0:14:51 Herleitung der Ansteuertabellen
0:16:18 Aufgabe 1
0:19:32 Automatengraph
0:23:47 Zustandskodierung
0:25:23 Kodierte Ablauftabelle
0:30:56 Ansteuerfunktionen der FFs
0:32:06 Ausgabefunktion
0:33:04 Aufgabe 1.4
0:38:07 Methode des Koeffizientenvergleichs
0:43:36 Aufgabe 1.5
0:44:51 Verläufe der Signale
0:47:04 Aufgabe 1.6
0:48:42 Schaltwerkanalyse
0:50:14 Aufgabe 2
0:56:42 Aufgabe 3
0:57:27 Automatengraph
0:58:36 Zustandskodierung
0:59:10 Kodierte Ablauftabelle
1:02:17 Aufgabe 3.3
1:02:20 Aufgabe 3.4
1:03:17 Schaltung
1:05:37 Zähler mit RS-Flipflops
1:06:28 Zähler mit JK-Flipflops
1:07:19 Aufgabe 4
1:07:59 Geldwechselautomat
1:08:22 Zustände und Automatengraph
1:10:14 Ablauftabelle
1:10:32 Kodierungen

19 |
0:00:00 Starten
0:00:04 Kapitel 4.1.3 Darstellungsmöglichkeiten
0:00:55 Formalisierte Beschreibung
0:01:45 Zeitdiagramm
0:03:37 Ablauftabelle
0:05:05 Automatentabelle
0:07:31 Automatengraph
0:09:41 Kapitel 4.1.4 Realisierung von Automaten
0:09:50 Zustandsspeicher
0:11:04 Beispiel: Rückgekoppeltes NOR-Gatter
0:18:15 Defenitionen
0:18:56 Pegelsteuerung
0:19:39 Flankensteuerung
0:20:01 Synchrone Schaltwerke vs. Asynchrone Schaltwerke
0:22:08 Kapitel 4.2 Entwurf asynchroner Schaltwerke
0:22:28 Beispiel: Einfacher Speicher
0:23:55 Vorgehensweise
0:25:32 Funktionsweise
0:25:56 Übertragen des Automatengraphen in die Automatentafel
0:26:55 Stabilitätskriterium
0:28:13 Beispiel: Flussmatrix des einfachen Speichers
0:30:37 Mögliche Formen eines Zustandsübergangs
0:35:26 Kapitel 4.2.3 Wahl der Zustandskodierung
0:35:47 Binäre Zustandskodierung
0:36:31 Anzahl der Zustandsvariablen
0:37:38 Willkürlich gewählte Zustandskodierung
0:40:55 Wechsel von Zustand 0 zu Zustand 3
0:41:41 Mögliche Fälle eines Wettlaufs
0:44:33 Kritischer Wettlauf
0:46:47 Wettlauffreie Zustandskodierung
0:49:56 Anmerkungen
0:51:18 Kapitel 4.2.4 Erzeugen der Ausgabe- und Übergangsschaltnetze
0:51:24 Erregungsmatrix
0:52:55 Ausgabe- und Übergangsschaltnetze
0:55:53 Schaltbild des Speichers
0:56:40 Das asynchrone RS-Flipflop
0:58:21 Probleme asynchroner Schaltwerke
1:00:23 Kapitel 4.2.5 Analyse asynchroner Schaltwerke
1:00:45 Analyse asynchroner Schaltwerke
1:08:07 Genauere Analyse eines Übergangs
1:11:54 Verhalten des Flipflops bei Auftreten des Hasardfehlers

20 |
0:00:00 Starten
0:00:04 Kapitel 4.3 Flipflops als Zustandsspeicher
0:00:22 Einleitung
0:01:18 Asynchrones RS-Flipflop
0:02:34 Verhalten des RS-Flipflops
0:03:19 Pegelgesteuerter RS-Latch
0:05:00 Anmerkung zur Notation
0:05:37 Ansteuertabelle (RS-Flipflop)
0:11:29 D-Latch
0:14:38 Pegelgesteurtes synchrones D-Flipflop
0:16:27 Taktflankengesteurtes D-Flipflop
0:20:26 Einflankgesteuertes D-Flipflop
0:25:03 Schaltwerke mit D-Flipflops
0:28:35 Zusatzbetrachtung für flankengesteuerte Flipflops
0:29:12 Setzzeit (Setup-) und Haltezeit (Hold-Time)
0:30:15 Zweiflankengesteuerte Flipflops
0:34:24 JK-Flipflop
0:35:47 Beispiel
0:38:48 JK-Flipflops aus einem D-Flipflop
0:39:31 Schaltbild des synchrones JK-Flipflops
0:40:32 Ansteuertabelle
0:43:17 Beispiel: Asynchron rücksetzbares JK-Flipflop
0:46:50 T-Flipflop
0:47:39 T-Flipflop aus JK-Flipflop
0:48:37 T-Flipflop: Verkürzte Funktionstabelle
0:49:20 T-Flipflop: Ansteuertabelle
0:49:45 Zusammenfassung Flipflops
0:50:57 Wichtigste Hilfsmittel: Ansteuertabelle
0:52:31 Kapitel 4.4 Entwurf synchroner Schaltwerke
0:52:55 Einleitung
0:53:04 Serienaddierer
0:56:30 Automatengraph
0:59:39 Aufstellen der Automatentafel
1:02:57 Wahl der Zustandskodierung
1:04:03 Zustandskodierung beim Serienaddierer
1:05:30 Ausgabe- und Übergangsschaltnetze
1:05:50 Kodierte Ablauftabelle
1:09:04 Ansteuerung des Flipflops
1:11:19 Minimierte Ausgangs- und Ansteuerungsnetze
1:13:09 Realisierung des Serienaddierers

18 |
0:00:00 Starten
0:00:04 Hasardbehaftete Übergänge
0:00:32 Klassifizierung von Übergängen
0:00:54 Klassifizierung von Hasards
0:01:16 Zusammenfassung
0:02:58 Aufgabe 1
0:41:54 Aufgabe 2
1:00:07 Aufgabe 3